طراحی حلقه قفل فاز تمام دیجیتال کم مصرف

حلقه های قفل فاز تمام دیجیتال یکی از مباحث جدید در دنیای امروز الکترونیک است. این مدارها که در واقع معادل دیجیتال حلقه های قفل فاز رایج هستند، با استفاده از تفکر منطقی، پالس ساعت مرجع را با پالس ساعت خروجی هم فاز و هم فرکانس می کنند، که این مسئله با توجه به روند روزافزون جایگزینی مدارهای دیجیتال با مدارهای آنالوگ قابل درک است. امروزه با توجه به مزایای بارز و متعدد طراحی دیجیتال نسبت به آنالوگ، طراحان به سمت دیجیتالی یا حتی نرم افزاری کردن مدارات حرکت می کنند. ساخت حلقه های قفل فاز تمام دیجیتال نیز در واقع بخشی از همین هدف است. حلقه های قفل فاز تمام دیجیتال در مدارهای منطقی وشامل پردازشگر برای تولید پالس ساعت و بازیابی داده ها به کار می روند، همچنین به سرعت در حال جایگیری در فرستنده/گیرنده ها به جای pllهای آنالوگ هستند. این مدارها مانند تمامی مدارهای الکترونیکی چالش های خاص خود را دارند. چالش هایی مانند توان مصرفی، مساحت سیلیکون مصرفی، خطینگی نوسان ساز کنترل شده با سیگنال دیجیتال، زمان قفل و محدوده فرکانسی می تواند زمینه بررسی و تحقیقات طراحان را به وجود آورند. در این پایان نامه با هدف طراحی یک adpll کم مصرف تحقیقات را آغاز نمودیم. با ارائه ساختاری جدید برای قفل فاز به توان مصرفی بسیار پایین،µw800، در فرکانس mhz 500 دست یافتیم. محدوده فرکانسی مدار 200 تا 700 مگاهرتز است. این مدار با دو نوع dcoمتفاوت طراحی شده و کارایی هایی متفاوتی را بدست آوردیم. همچنین یک مدار حذف گلیچ نیز برای فیلتر کردن خروجی آشکارساز فاز/فرکانس طراحی شده است.